Maliyetleri %8,5 azaltacak
Mevcut N4P sürecinin optimize edilmiş ve maliyeti düşürülmüş sürümü olan N4C, daha uygun maliyetli ve verimli çiplerin önünü açacak. TSMC, standart hücreyi ve SRAM hücresini yine tasarlayarak, kimi tasarım kurallarını değiştirerek ve kullanılan maskeleme katmanlarının sayısını azaltarak maliyetleri %8,5’e kadar azaltmayı planlıyor. Böylece üretim süreci daha kolay hale geliyor. Tıpkı vakitte zar alanı küçülerek daha az karmaşık ve verimli çiplerin önü açılıyor. TSMC, bu gelişmeler ile düşük maliyet arayan müşteriler için cazip bir seçenek sunmayı hedefliyor.
TSMC, N4C teknolojisini kullanan çiplerin üretimine 2025 yılında başlamayı planlıyor. 5nm sınıfı üretim sürecinde 6 yıllık bir tecrübeye sahip şirketin artık yeterlice rafine hale getirdiği teknolojisiyle önümüzdeki periyotta özellikle taşınabilir alanda çok daha performanslı, verimli ve düşük güç tüketimli orta sınıf işlemcilerin piyasaya çıktığını görebiliriz.
